EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER

07029381

PUBLICATION DATE

31-01-95

APPLICATION DATE

13-07-93

APPLICATION NUMBER

05172932

APPLICANT: OKI ELECTRIC IND CO LTD;

INVENTOR: SAKATA SHUNICHI;

INT.CL.


G11C 11/419 G11C 11/409 H03F 1/02

H03F 3/45

TITLE

SEMICONDUCTOR INTEGRATED

CIRCUIT DEVICE



ABSTRACT: PURPOSE: To reduce current consumption after the amplification in a differential type amplification circuit with a relatively simple circuit constitution by executing the feedback control of first and second load elements and a constant current element with the signal of a first output terminal.

> CONSTITUTION: In the differential type amplification circuit in a semiconductor integrated. circuit device, P channel type MOS transistors 41, 42 being first and second load elements and an N channel type MOS transistor 43 being the constant current element are added and their conductances are controlled by the feedback with the signal of the first output terminal OUT1. By such a constitution, the stationary current in the amplification circuit after the establishment of an output is reduced. Moreover, the increase of unwanted control circuits is not present and current consumption after the amplification is reduced with the relatively simple circuit constitution by performing the control for reducing the stationary current by feedbacking the signal of the first output terminal OUT1.

COPYRIGHT: (C)1995,JPO

BNSDOCID: < ID

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出額公開番号

特開平7-29381

(43)公開日 平成7年(1995)1月31日

> 353 A 審査請求 未請求 請求項の数2 OL (全 6 頁) 最終頁に続く


(21)出願番号 特願平5-172932 (71)出願人 591049893 株式会社沖マイクロデザイン宮崎 宮崎県宮崎市大和町9番2号 (71)出願人 000000295 沖電気工業株式会社 東京都港区ルノ門1丁目7番12号 (72)発明者 坂田 俊一 宮崎県宮崎市大和町9番2号 株式会社沖マイクロデザイン宮崎内 (74)代理人 弁理士 柿本 恭成

(54) 【発明の名称】 半導体集積回路装置

(57)【要約】

【目的】 差動型増幅回路において増幅後の消費電流を 低減する。

【構成】 第1の出力端子OUT1の信号によってPM OS41, 42及びNMOS43のゲートを帰還制御する。そのため、差動型増幅回路において、出力確定後の定常電流を低減できる。



本発明の第1の実施例のセンスアンプ

【特許請求の範囲】

【請求項1】 制御電極に入力される第1の入力信号に よって第1の出力端子に接続された第1の電極と共通/ ードに接続された第2の電極との間が導通制御される第 1のトランジスタと、

前記第1の入力信号に対して相補的な第2の入力信号が 制御電極に入力され、該第2の入力信号によって第2の 出力端子に接続された第1の電極と前記共通ノードに接 続された第2の電板との間が導通制御される第2のトラ ンジスタと.

前配第1の出力端子と第1の電源電位との間に接続され た第1の負荷手段と、

前記第2の出力端子と前記第1の電源電位との間に接続 された第2の負荷手段と、

前配共涌ノードと第2の重複館位との間に接続された定 低流源とを、

有する差動型増幅回路を備えた半導体集積回路装置にお いて、

前記第1の負荷手段に直列接続され、前記第1の出力端 子の信号によってコンダクタンスが帰還制御される第1 20 8a, 18bは、カラム線CLの信号によってオン,オ の負荷素子と、

前配第2の負荷手段に直列接続され、前配第1の出力端 子の信号によってコンダクタンスが帰還制御される第2 の負荷素子と、

前配定電流源に直列接続され、前配第1の出力端子の信 号によってコンダクタンスが帰還制御される定電流素子 とを、

前記差動型増幅回路に設けたことを特徴する半導体集積 回路装置。

【請求項2】 請求項1記載の半導体集積回路装置にお 30

前配第1の出力端子の信号の振幅制限を行って前記定電 流業子に与える論理回路を、

前配差動型増幅回路に設けたことを特徴とする半導体集 稍回路装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、例えば、フリップフロ ップ構造のメモリセルを有するスタティクRAM(ラン ダムアクセスメモリ) 等の半導体記憶装置といった半導 40 体集積回路装置において、その中に設けられる差動型増 幅回路の低消費電力化技術に関するものである。

[0002]

【従来の技術】従来、例えば、半導体集積回路装置の1 つである半専体記憶装置は、多数のメモリセルがマトリ クス状に配置されたメモリセルマトリクスを備え、アド レス入力より決定される1本のワード線と一対のピット 線を選択することにより、1つのメモリセルを選択し、 それに対してデータの読み書きを行うようになってい る。図2は、従来の半導体配憶装置(例えば、スタティ 50 され、センスアンプ20の入力端子IN1,IN2へ送

クRAM) の一構成例を示す部分回路図である。このス タティクRAMは、フリップフロップ構造の複数のメモ リセル10を有し、それらがピット線BLa, BLb対 及びワード線WLにそれぞれ接続されている。メモリセ ル10は、たすき掛け接続された2個のNチャネル型M OSトランジスタ (以下、NMOSという) 11. 12 を有し、それらのNMOS11、12のドレインが負荷 抵抗13,14を介してそれぞれ電源電位Vccに接続 されると共に、それらのソースが接地電位Vssc按統 10 されている。NMOS11のドレインは、ワード線WL でゲート制御されるトランスファゲート用のNMOS1 5を介してビット線BLaに接続されている。同様に、 NMOS12のドレインは、ワード線WLでゲート制御 されるトランスファゲート用のNMOS16を介してピ ット線BLbに接続されている。ビット線BLa、BL b対は、その一端が負荷抵抗としてのNMOS17a, 17bを介して電源電位Vccに接続され、他端がトラ ンスファゲート用のNMOS18a,18bを介してデ ータ線DBa, DBb対に接続されている。NMOS1 フ制御される。データ線DBa, DBb対の他端は、差 動型増幅回路(以下、センスアンプという)20の第1 及び第2の入力端子IN1, IN2にそれぞれ接続され ている。センスアンプ20は、第1の入力端子IN1の 信号によってゲート制御されるNMOS21と、第2の 入力端子IN2の信号によってゲート制御されるNMO S22とを有し、それらのNMOS21,22のドレイ ンが、負荷用のPチャネル型MOSトランジスタ(以 下、PMOSという)23,24を介して電源電位Vc cに接続されている。PMOS23, 24のゲートは共 通接続され、そのゲートが該PMOS23のドレインに 接続されている。PMOS24のドレインには、出力端 子OUTが接続されている。また、NMOS21、22 のソースは共通ノードNに接続され、その共通ノードN が定電流源25を介して接地電位Vssに接続されてい

【0003】次に、図2のスタティクRAMの胶出し動 作を説明する。例えば、メモリセル10内のNMOS1 1がオン、NMOS12がオフしているとする。 読出し 動作時、図示しないデコーダによってワード線▼レが "H"レベル、及びカラム線CLが"H"レベルにな り、読出し対象となるメモリセル10が選択される。メ モリセル10が選択されると、該メモリセル10内のN MOS15、16がオンし、該メモリセル10の記憶デ ータがピット線BLa, BLbへ転送される。即ち、ピ ット線Bしaに"し"レベルが、ビット線Bしbに "H"レベルが転送される。このとき、NMOS18 a、18bもオン状態であるから、ビット線BLa、B Lb上の記憶データは、データ線DBa, DBbへ転送

られる。一方のデータ線DBaは "L" レベル、他方の データ線DBbは"H"レベルであるから、センスアン プ20内のNMOS22はNMOS21に比べてより深 くパイアスされ、出力端子OUTが"L"レベルとな り、これがメモリセル10の記憶情報として出力され る。データを書込む場合、書込みデータをデータ線DB a, DBb対へ入力し、NMOS18a, 18bを介し てピット線BLa、BLb対へ送る。そして、図示しな いデコーダで活性化されるワード線WL及びビット線B ット線BLa、BLb対上のデータが書込まれる。 [0004]

【発明が解決しようとする課題】しかしながら、従来の スタティクRAM内に設けられるセンスアンプ20で は、動作時に定電流源25によって定電流を流し、第1 と第2の入力端子IN1、IN2における微少な入力電 位差を増幅するという特徴を持つが、その入力電位差を 充分に増幅した後でも定電液が流れ続けるため、消費電 力が増大するという問題があり、それを比較的簡単な回 路構成で解決することが困難であった。本発明は、前記 20 従来技術が持っていた課題として、消費電力の増大とい う点について解決し、比較的簡単な回路構成で、増幅後 の消費電流を低減できる差動型増幅回路を備えた半導体 集積回路装置を提供することを目的とする。

[00051

【課題を解決するための手段】第1の発明は、前記課題 を解決するために、制御電極に入力される第1の入力信 号によって第1の出力端子に接続された第1の電極と共 通ノードに接続された第2の電極との間が導通制御され る第1のトランジスタと、前起第1の入力信号に対して 30 相補的な第2の入力信号が制御電極に入力され、該第2 の入力信号によって第2の出力端子に接続された第1の 電極と前記共通ノードに接続された第2の電極との間が 導通制御される第2のトランジスタと、前配第1の出力 端子と第1の電源電位との間に接続された第1の負荷手 段と、前紀第2の出力増子と前紀第1の電源電位との間 に接続された第2の負荷手段と、前紀共通ノードと第2 の電源電位との間に接続された定電流源とを、有する差 動型増幅回路を備えた半導体集積回路装置において、前 記差勁型増幅回路に次のような回路を設けている。即 ち、本発明では、前配第1の負荷手段に直列接続され、 前配第1の出力端子の信号によってコンダクタンスが帰 還制御される第1の負荷索子と、前配第2の負荷手段に 直列接続され、前記第1の出力端子の信号によってコン ダクタンスが帰還制御される第2の負荷素子と、前記定 電流源に直列接続され、前配第1の出力端子の信号によ ってコンダクタンスが帰還制御される定電波素子とを、 前記差跡型増幅回路に設けている。第2の発明では、第 1 の発明の差動型増幅回路に、前記第1の出力端子の信

を設けている。

[0006]

【作用】第1の発明によれば、以上のように差動型増幅 回路を備えた半導体集積回路装置を構成したので、例え ば、第1のトランジスタの制御電極に "H" レベルの第 1の入力信号が入力されると共に、第2のトランジスタ の制御電極に"L"レベルの第2の入力信号が入力され ると、該第1のトランジスタが該第2のトランジスタよ りも深くパイアスされ、第1の出力端子の電位が第2の ${\sf L}$ a, ${\sf B}$ ${\sf L}$ b ${\sf D}$ b ${\sf D}$ で選択されたメモリセル ${\sf L}$ 0 内へ、該ビ ${\sf L}$ の電位よりも下がる。これにより、定電流素子 のパイアスが浅くなり、オン抵抗が大きくなる。第1及 び第2の負荷素子は深くパイアスされるが、定電流素子 によって電流が減少し、第1の出力端子から"L"レベ ル、第2の出力端子から"H"レベルが出力される。次 に、第1のトランジスタの制御電極に"L"レベルの第 1の入力信号、第2のトランジスタの制御電極に"H" レベルの第2の入力信号がそれぞれ入力されると、該第 2のトランジスタが該第1のトランジスタよりも深くパ イアスされ、第1の出力端子の電位が第2の出力端子の 電位よりも上がる。これにより、第1及び第2の負荷素 子のパイアスが浅くなり、オン抵抗が大きくなる。定電 **流素子は深くパイアスされるが、第1及び第2の負荷素** 子のオン抵抗によって電流が減少し、第1の出力端子か ら"II"レベル、第2の出力端子から"L"レベルが出 力される。第2の発明によれば、第1の出力端子の信号 の振幅が論理回路によって制限され、定電流素子へ帰還 される。そのため、定電流素子が遮断されない。従っ て、前記課題を解決できるのである。

[0007] 【実施例】

第1の実施例

図1は、木発明の第1の実施例を示す半導体集積回路装 置(例えば、スタティクRAM)におけるセンスアンプ の回路図である。このセンスアンプは、例えば図2のス タティクRAMに設けられるもので、従来のセンスアン プ20と同様に、入力用の第1,第2のトランジスタで あるNMOS31, 32、第1, 第2の負荷手段である PMOS33, 34、及び定電流額35を有する他に、 新たに第1,第2の負荷素子であるPMOS41,4 40 2、及び定電液素子であるNMOS43が付加された構 成となっている。即ち、図2のデータ線DBaに接続さ れる第1の入力端子IN1がNMOS31のゲート(制 御電極)に接続されると共に、データ線DBbに接続さ れる第2の入力端子IN2がNMOS32のゲートに接 続されている。NMOS31のドレイン(第1の電極) 側の第1の出力縮子OUT1は、PMOS41のドレイ ン及びゲートに接続されると共に、NMOS32のドレ イン側の第2の出力端子OUT2がPMOS42のドレ インに接続され、該PMOS41と42のゲートが共通 号の振幅制限を行って前記定電流素子に与える論理回路 50 接続されている。 ${ t PMOS41}$ のソースが ${ t PMOS33}$

のドレイン及びゲートに接続されると共に、PMOS4 2のソースがPMOS34のドレインに接続され、その PMOS33と34のゲートが共通接続されている。P MOS33、34のソースは、電源電位(第1の電源電 位) Vcc に接続されている。NMOS31, 32のソ ース (第2の電極) は共通ノードN1に接続され、該共 通ノードN1がNMOS43のドレインに接続されてい る。NMOS43のゲートは、出力端子OUT1に帰還 接続され、さらに該NMOS43のソースが、定電流源 されている。

【0008】図3は、図1に示すセンスアンプの動作波 形図であり、この図を参照しつつ図1の読出し動作を説 明する。図2のスタティクRAMにおいて、記憶データ を読出す場合、図示しないデコーダによってワード線W し及びカラム線CLが"H"レベルになり、読出し対象 となるメモリセル10が選択され、該メモリセル10の 配憶データがピット線BLa、BLb対へ銃出され、そ れが図1のセンスアンプの第1及び第2の入力端子!N 1, IN2へ送られる。例えば、入力端子IN1に 20 接続されている。 "H" レベル、入力端子 1 N 2 に "L" レベルが入力さ れると、NMOS31がNMOS32より深くパイアス され、出力端子OUT1の電位が出力端子OUT2の電 位より下がる。出力端子OUT1の電位が下がると、こ れがNMOS43のゲートへ帰還されるので、核NMO S43のパイアスが浅くなってオン抵抗が大きくなる。 出力端子OUT1の電位が下がると、PMOS41,4 2のゲートが深くパイアスされるが、NMOS43によ って電流が減少し、出力端子OUT1から"L"レベ ル、出力端子OUT2から"H"レベルが出力される。 一方、図1のセンスアンプの入力端子IN1に"L"レ ベル、入力端子 I N 2 に "H" レベルが入力されると、 NMOS32がNMOS31より深くパイアスされ、出 カ端子OUT1の電位が出力端子OUT2の電位より上 がる。これにより、PMOS41、42のパイアスが浅 くなり、そのオン抵抗が大きくなる。出力端子OUT1 の電位の上昇によってNMOS 4 3が深くパイアスされ るが、PMOS41、42のオン抵抗によって電流が減 少し、出力端子OUT1から "H" レベル、出力端子O UT 2から "L" レベルが出力される。以上のように、 本実施例では、PMOS41, 42及びNMOS43を 設けたので、出力確定後の定常電流を低減できる。しか も、センスアンプ出力をPMOS41、42のゲート及 びNMOS43のゲートに帰還させて定常電流の低減の 制御を行うので、不要な制御回路の増加もなく、比較的 簡単な回路構成で、増幅後の消費電流を従来よりも減少 できる。

【0009】第2の実施例

図4は本発明の第2の実施例を示すセンスアンプの回路 図であり、第1の実施例を示す図1中の要素と共通の要 50 種々の変形が可能である。その変形例としては、例えば

素には共通の符号が付されている。このセンスアンプで は、図1の出力端子OUT1とNMOS43のゲートと の間に、出力帰還用の論理回路50を設けた点のみが第 1の実施例と異なっている。論理回路50は、増幅と電 旋低減時との間にタイミングTを持たせる回路であり、 抵抗51及び2段のインパータ52、53を有してい る。抵抗51の一端は出力端子OUT1に接続され、そ の他端にインパータ52の入力側が接続されている。イ ンバータ52は、PMOS及びNMOSが直列接続され 35を介して接地電位(第2の電源電位) Vss に接続 10 た CMOS インパータで構成され、その出力側のノード N2がインパータ53の入力側に接続されている。イン パータ53は、NMOS43のゲートに接続された出力 側ノードN3にフルスイングが得られないようにした回 路であり、ノードN2にゲートが接続されたPMOS5 3 a 及びNMOS53bと、ゲートが電源電位Vccに 接続されたNMOS53cと、ゲートがノードN3に接 続されたNMOS53dとを有している。NMOS53 c、PMOS53a、NMOS53d、及びNMOS5 3 bは、電源電位 V c c と接地電位 V s s との間に直列

> 【0010】図5は、図4に示すセンスアンプの動作波 形図であり、この図を参照しつつ図4の動作を説明す る。図2のメモリセル10から配億データが読出され、 それがデータ線DBa、DBb対を介して本実施例のセ ンスアンプの第1及び第2の入力端子IN1、IN2に 入力されると、第1の実施例と同様に、2つの入力信号 の差が増幅される。この際、例えば、出力端子OUT1 が "H" レベルから "L" レベルに立ち下がるとき、そ れが抵抗51を介してインパータ52で反転され、眩イ 30 ンパータ52の出力側ノードN2が "L" レベル (= V ss) から"H"レベル (=Vcc) へ立ち上がり、イ ンパータ53に入力される。インパータ53では、PM OS53aがオフ状態、NMOS53bがオン状態とな り、出力倒ノードN3が該NMOS53bを通して "L"レベルに引き下げられる。この際、NMOS53 dのオン抵抗によってノードN3の電位降下があるレベ ルで停止する。そのため、NMOS43の遮断が防止さ れる。即ち、NMOS43を遮断してしまうと、出力端 子OUT 1, OUT 2の出力信号が "H" レベル (ある 40 いは不定)となるので、これを回避するため、本実施例 では論理回路50を設け、増幅と電流低減時との間に夕 イミングTを持たせるようにしている。従って、本実施 例では、第1の実施例とほぼ同様の利点が得られる上 に、ノードN3のフルスイングを抑制するインパータ5 3を有する論理回路50を設けたので、NMOS43の 遮断状態を防止して出力端子OUT1, OUT2の "H" レベル (あるいは不定) を回避することができ

【0011】なお、本発明は上記実施例に限定されず、

次のようなものがある。

- (a) 図1及び図4のセンスアンプにおいて、電源の 極性を変えること等により、PMOSをNMOS、NM OSをPMOSで構成することも可能である。また、図 1及び図4のNMOS31,32等をパイポーラトラン ジスタで構成することも可能である。
- (b) 図4における論理回路50は、他の回路構成に変形してもよい。例えば、インパータ52の入力側とノードN3との間を、図示しない抵抗を介して接続し、論理回路50にヒステリシス特性を持たせれば、NMOS 1043のより的確な帰還制御が行える。
- (c) 図1及び図4では、第1の出力端子OUT1の 信号をNMOS43のゲート側へ帰還するようにしたが、該NMOS43を他のトランジスタ構成にしてそのトランジスタへ第2の出力端子OUT2の信号を帰還させるようにしてもよい。
- (d) 上記実施例ではスタティクRAMに設けられる センスアンプについて説明したが、スタティクRAM以 外の他の半導体記憶装置等にも上記実施例を適用でき る。

[0012]

【発明の効果】以上詳細に説明したように、第1の発明によれば、第1,第2の負荷素子及び定電流素子を設け、それらを第1の出力端子の信号によって帰還制御するようにしたので、出力確定後の増幅回路における定常電流を低減できる。しかも、第1の出力端子の信号を帰還させて定常電流低減の制御を行っているので、不要な制御回路の増加もなく、比較的簡単な回路構成で、増幅後の消費電流を従来よりも低減できる。第2の発明によ

れば、第1の出力端子の信号を定電流案子へ帰還させる 帰還経路中に論理回路を設けたので、該第1の出力端子 の信号の振幅を制限することによって定電流案子の遮断 状態を防止し、出力端子の"H"レベルあるいは不定状 態を回避することができる。

【図面の簡単な説明】


- 【図1】本発明の第1の実施例を示すセンスアンプの回路図である。
- 【図2】従来のスタティクRAMの部分回路図である。
- 【図3】図1の動作波形図である。
- 【図4】本発明の第2の実施例を示すセンスアンプの回路図である。

【図5】図4の動作波形図である。


【符号の説明】

	31, 32	NMOS (第1, 第2のトラン
	ジスタ)	
	33, 34	PMOS (第1, 第2の負荷手
	段)	
	3 5	定電流源
20	41, 42	PMOS (第1, 第2の負荷案
	子)	
	4 3	NMOS (定電液素子)
	5 0	論理回路
	IN1, IN2	第1, 第2の入力端子 "
	N 1	共通ノード
	OUT1, OUT2	第1, 第2の出力端子
	V c c	電源電位 (第1の電源電位)
	Vss	接地電位 (第2の電源電位)

【図1】




本発明の第1の実施例のセンスアンプ



【図3】

図1の動作波形


(図2)



[図4] 50: 資理回路

本発明の第2の実施例のセンスアンプ

【図5】



フロントページの**続**き

(51) Int. Cl. 5

H 0 3 F 3/45

識別記号 广内整理番号 A 7436-5 J

FΙ

技術表示箇所